通知 205 - 積納二極體箝位損失 (PZ) 大於 3 W，可能會發生過熱

類別

問題/結果

修正/參考資料

警告

積納二極體箝位損失 (PZ) 的估算值指出消耗超出 3 瓦：

漏電感 (LL) 取決於變壓器構造，包括一次側圈數 (NP)、一次側繞組層數 (L)、一次側繞組線徑尺寸 (ODA)、堆疊和安全絕緣系統。  積納二極體箝位電壓 (VCLO) 設為約反射電壓 (VOR) 的 1.5 倍。  變壓器和 PCB 佈局產生的寄生電感電容交互作用必須經過實際測試進行確認。

如果使用單一 5 瓦積納二極體，則可能會發生過熱。  高功率應用可能需要額外的箝位電路，包括並聯 RC 和/或 RCD 元件。

使用 TinySwitch-II 裝置時，計算會以假設將發生週期跳離的有效切換頻率。

• 如果照常使用積納二極體箝位，則必須確認最差情況下的散熱效能：滿載、低線間壓 AC、高環境溫度和最小氣流。

• 分割一次側繞組可降低變壓器漏電感 (LL) 和箝位消耗 (PZ)。請參閱圖 1。  在 40 瓦以上時，建議使用分割一次側。

• 考量增加 RC 和/或 D 元件以降低積納二極體消耗。  請參閱並聯 RC 電路，圖 2 (RC RC 元件值會根據不同應用而稍有差異)。  請聯絡 PI，以取得更多 RCD 箝位設計秘訣。

• 低電壓、高電流輸出可能需要降低二次側 Trace 電感 (LSEC) 和/或圈數比 (VOR)。  多層 PCB 可進一步降低 LSEC。  請參閱＜附錄 B＞，以取得更多佈局秘訣。

• 增加積納二極體箝位電壓 (VCLO) 將降低箝位消耗，但是必須確認汲源極間電壓 (VDRAIN) 是否為安全值。  注意：使用者無法存取 VCLO。

• 增加整體效率 (N)，這會降低一次側峰值電流 (IP)。＜應用說明 AN-19＞提供了高效率技術。